전체 글 (458) 썸네일형 리스트형 한미반도체- HBM 제품군 확대 한미반도체- HBM 제품군 확대 1.듀얼 TC 본더 타이거 (DUAL TC BONDER TIGER) 1.1. 글로벌 고객 맞춤형 HBM 적층 장비 1.2. TSV 공법의 반도체 칩을 웨이퍼에 적층하는 본딩 장비 1.3. HBM 생산용 듀얼 TC 본더 중 기존 하이퍼 모델 '그리핀'과 프리미엄 모델인 '드래곤' 보유 1.4. 엑스트라 모델 '타이거' 추가 SK하이닉스- 반도체 투자 SK하이닉스- 국내외 투자 1. 미국에 메모리반도체용 패키징 공장 건설 공식발표 1.1. 인디애나주 웨스트라피엣에 인공지능(AI) 메모리용 첨단 패키징 생산 기지 건설 1.2. 퍼듀 대학교 등 현지 연구기관과 반도체 연구·개발(R&D) 협력 1.3. 5조2000억원) 투자 1.4. 2028년 하반기부터 차세대 고대역폭메모리 (HBM) 등 패키징 제품 생산 2. 용인 반도체 클러스터 2.1. 2024년 현재 부지 조성 공사 2.2. 120조 원 투자 2.3. 2025년 3월 첫 팹 착공 2.4. 2027년 초 완공 계획 2.5. 소부장 생태계 강화 목적의 미니팹 건설 계획 STI (Shallow Trench Isolation) STI (Shallow Trench Isolation) 기술 1. 반도체 제조 과정에서 인접한 소자들 간의 간섭을 줄이기 위해 사용되는 기술 2. 표면에 얕은 구멍(트렌치)을 만들고 그 안에 절연 재료를 넣어 전자를 분리하는 기술 3. "얕은"은 트렌치의 깊이를 의미하는 것이 아니라 표면에 비교적 얕은 부분에 위치한다는 의미. 즉, "얕은"은 표면에 가까운 것을 나타냄 어플라이드 머티어리얼즈 신규 패터닝 제품 0. 배경 0.1. 신기술 통해 하이 NA EUV 등 초미세 기술 구현 0.2. 반도체 제조사 2나노미터(nm) 이하 노드 공정으로 전환 0.3. 반도체 업계는 반도체 소자를 옹스트롬 (Angstrom, 1A=0.1nm) 급으로 구분하기 시작 0.4. EUV 및 하이 NA EUV 도입으로 2nm이하 노드 공정 전환 시 문제점: 에지 러프니스 (Edge roughness), 팁간격 (tip-to-tip spacing) 제한, 브릿지 결함, 에지 배치 오류 등 어플라이드 머티어리얼즈 신규 패터닝 제품 1. 패터닝 시스템: 센튜라 스컬프타(Centura Sculpta) 1.1. 반도체 제조사의 패턴 형태를 늘려 EUV 더블 패터닝 단계를 줄임으로 싱글 EUV 또는 하이 NA EUV 노광에 비해 팁 간격을 더 .. 원익IPS 원익IPS 1. 2023년 4분기 1.1. 매출액 전분기 대비 25% 증가 2254억원, 1.1.1. 반도체: 전분기 대비 10% 줄어든 1601억원, 1.1.2. 디스플레이: 2761% 증가한 652억원 1.2. 영업이익 120억원 1.3. 예상치 이상 수익 기록 2. 2024년 1분기 2.1. 실적 부진 예상 (영업적자 293억원) 2.2. 반도체, 디스플레이 전 부문 매출액 감소 예상 3. 2024년 하반기 실적 회복 기대 3.1. SK하이닉스 3.1.1. 우시 공장 전환 투자 (1bnm D램 제품) 3.1.2. D램 20~30K 신규 투자 예상 3.2. 삼성전자 3.2.1. 국내외 전환 투자(D램 1bnm, 낸드 236단 제품) 3.2.2. D램 30K 신규 투자 예상 3.3. 원익IPS 3.3... 트렌치 공법 (Trench method) 트렌치 공법 [Trench method] 반도체 칩 평면을 아래로 파내서 만든 공간에 셀을 배치해 집적도를 높이는 기술. 반도체의 용량이 커지면서 반도체 칩 평면에만 셀을 집적시키는 방식이 물리적 한계에 부딪히며 나온 방식이다. 셀을 위로 쌓아 올려 집적도를 높이는 ‘스택(stack) 공법‘과 셀을 아래로 파고 내려가면서 집적도를 높이는 ‘트렌치(trench) 공법’이 있다. 웨이퍼 표면을 아래로 파내서 지하층을 만들어 셀을 더 많이 집적시키는 트렌치 공법은 다소 안전하고 칩을 작게 만들 수 있다. 하지만 스택 공법에 비해 공정이 까다롭고 경제성이 떨어지며, 제품 불량이 발생했을 때 내부 회로를 확인하기 어려워 문제 해결이 어렵다. https://semiconductor.samsung.com/kr/sup.. 삼성전자- 차세대 낸드 개발 삼성전자 차세대 낸드 개발 1. 2024년 상용화 최신 버전: V8 (238단) 2. V9 (280단대 추정) 2024년내 양산 예정 3. V10, V11 제품 개발 진행 중 3.1 V10, V11 낸드 개발 TF(태스크포스) 조직 3.2 V10: 양산 평가 진행 중. 적층 수 430단대 3.3 V10부터 이전 '더블 스택'과 달리 '트리플 스택' 적용 3.4. V11: 목표 적층 수 570단 * 스택: 낸드 전체를 나눠 쌓는 횟수 * 430단 낸드, 트리플 스택으로 구현시 150단 + 150단 + 130단으로 구성 * 삼성전자 싱글 스택으로 최대 170단대 구현 가능 마모된 나사 /볼트 푸는 방법 마모된 나사 /볼트 푸는 방법 1. 다른 공구 사용, 툴 교체 1.1. 사이즈 다른 드라이버 (+/-) 1.2. 다른 렌치 (미터단위 / 인치단위 / 별렌치) 2. 툴과 렌치 사이에 얇은 고무 삽입 2.1. 고무 장갑 조각, 라텍스 장갑 조각 2.2. 마모로 인해 발생된 공간을 고무 막이 채우는 원리 3. 볼트머리를 통째로 잡고 풀기 3.1. 롱노즈 펜치 3.2. 바이스플라이어 4. 마모된 볼트머리에 다른 볼트 용접 5. 역탭 (히다리탭) 이용 이전 1 2 3 4 ··· 58 다음
